ALD란? 원자층 박막 증착 원리

2026년 9월 14일 읽는 시간 약 5분

ALD란 자기제한적 표면반응을 반복해 웨이퍼에 매우 얇고 균일한 박막을 형성하는 증착 기술입니다. ALD의 원자층 증착 원리와 Precursor·Purge 과정, CVD와의 차이 및 미세 반도체에 필요한 이유를 알아봅니다.

ALD란 무엇이며 반도체에서 왜 필요할까?

ALD(Atomic Layer Deposition)는 원자층증착이라고 하며, 기체 상태의 전구체(Precursor)를 순차적으로 공급하여 웨이퍼 표면에 매우 얇은 박막을 정밀하게 형성하는 증착 기술입니다. 이름 때문에 한 번의 공정으로 항상 정확히 원자 한 층만 쌓인다고 생각하기 쉽지만, 실제 ALD에서는 한 사이클당 성장량이 재료와 공정조건에 따라 원자층보다 작거나 다를 수 있습니다. 핵심은 표면에서 일어나는 자기제한적(Self-Limiting) 화학반응을 반복함으로써 막의 두께를 매우 정밀하게 제어한다는 점입니다. 반도체 구조가 평면에서 FinFET과 GAA 같은 복잡한 3차원 형태로 발전하면서 단순히 웨이퍼 윗면에 막을 형성하는 것만으로는 부족해졌습니다. 좁은 공간과 측벽, 깊은 구조까지 일정한 두께로 덮어야 하기 때문입니다. ALD는 이러한 복잡한 표면에서 높은 Conformality를 구현하는 데 유리해 High-k 유전체, 금속 및 배리어 계열 박막 등 첨단 반도체의 다양한 초박막 형성에 활용됩니다.

ALD는 Precursor와 Purge를 어떻게 반복할까?

일반적인 ALD 한 사이클은 전구체 A 공급, Purge, 반응물 B 공급, 다시 Purge하는 순서로 이해할 수 있습니다. 먼저 첫 번째 전구체를 챔버에 공급하면 분자가 웨이퍼 표면의 반응 가능한 자리와 화학적으로 반응합니다. 표면의 반응 자리가 충분히 채워지면 전구체를 더 공급하더라도 반응이 크게 증가하지 않는 자기제한적 특성이 나타납니다. 이후 불필요하게 남은 전구체와 기체 부산물을 불활성 가스 등을 이용해 제거하는 Purge 단계를 진행합니다. 다음으로 두 번째 반응물을 공급하면 표면에 흡착된 물질과 반응하여 원하는 박막 성분을 형성하고, 다시 Purge하여 남은 반응물과 부산물을 제거합니다. 이 과정을 한 번의 ALD Cycle로 볼 수 있으며 필요한 횟수만큼 반복하면서 목표 두께의 막을 성장시킵니다. 두 반응물을 시간적으로 분리하는 이유는 챔버 내부에서 직접 반응해 입자나 원하지 않는 CVD 형태의 반응이 발생하는 것을 억제하기 위해서입니다. 따라서 ALD의 정밀도는 전구체의 화학적 특성뿐 아니라 공급시간과 Purge, 온도 등 공정조건의 영향을 받습니다.

ALD는 CVD와 무엇이 다를까?

ALD와 CVD(Chemical Vapor Deposition)는 모두 기체 전구체와 화학반응을 이용해 박막을 만든다는 공통점이 있지만 반응물을 공급하는 방식에서 중요한 차이가 있습니다. CVD에서는 일반적으로 필요한 반응물들이 챔버에 함께 존재하면서 웨이퍼 표면에서 연속적으로 반응해 박막을 성장시킵니다. 반면 ALD는 서로 반응하는 전구체를 시간적으로 분리하여 공급하고 각 단계 사이에 Purge를 진행합니다. 또한 자기제한적 표면반응을 이용하기 때문에 사이클 수를 조절하여 매우 정밀하게 두께를 제어할 수 있습니다. 이러한 특성은 높은 종횡비(High Aspect Ratio)를 가진 구조의 측벽과 내부를 균일하게 코팅하는 데 유리합니다. 반면 여러 번의 공급과 Purge 단계를 반복해야 하므로 일반적인 CVD보다 증착속도가 느리고 생산성이 낮을 수 있습니다. 이를 보완하기 위해 공간적으로 반응물을 분리하는 Spatial ALD나 플라즈마를 이용하는 PEALD(Plasma Enhanced ALD) 등 다양한 방식도 활용됩니다. 결국 CVD와 ALD는 필요한 박막 두께와 생산성, 구조 복잡도에 따라 선택됩니다.

ALD가 첨단 미세 반도체에서 중요한 이유는 무엇일까?

반도체가 미세화되면서 트랜지스터 구조는 평면형에서 FinFET을 거쳐 GAA(Gate-All-Around)와 같은 복잡한 3차원 형태로 발전하고 있습니다. 이런 구조에서는 평평한 표면뿐 아니라 나노미터 수준의 좁은 공간과 측벽에도 균일한 박막을 형성해야 합니다. 막의 두께가 위치마다 달라지면 게이트 특성과 누설전류, 접촉저항 등 소자의 전기적 특성에 영향을 줄 수 있습니다. ALD는 자기제한적 반응을 활용하므로 복잡한 구조에서도 높은 Step Coverage와 Conformality를 확보하는 데 유리합니다. 특히 High-k Gate Dielectric과 다양한 금속·배리어 박막처럼 수 nm 수준의 두께 관리가 중요한 층에서 ALD의 정밀한 제어 능력이 큰 장점이 됩니다. 하지만 실제 품질은 전구체 선택과 반응온도, 불순물, 계면 상태, Nucleation 특성 등에 따라 달라지므로 사이클 수만 맞춘다고 최적의 박막이 만들어지는 것은 아닙니다. 결국 ALD는 원자 수준에 가까운 박막 두께 제어와 3차원 구조의 균일한 증착을 가능하게 하는 첨단 반도체 핵심 공정기술입니다.