증착이란? 웨이퍼에 박막

2026년 9월 11일 읽는 시간 약 5분

증착이란 반도체 웨이퍼 표면에 절연막·도전막 등 매우 얇은 박막을 형성하는 공정입니다. 증착의 기본 원리와 PVD·CVD·ALD 방식의 차이, 박막 두께와 균일도가 중요한 이유를 알아봅니다.

증착이란 무엇이며 반도체에서 왜 필요할까?

증착(Deposition)은 반도체 웨이퍼 표면에 필요한 물질을 얇은 막 형태로 형성하는 핵심 제조공정입니다. 반도체 칩은 실리콘만으로 만들어지는 것이 아니라 절연을 위한 유전체막, 전류가 흐르는 도전막, 확산을 방지하는 Barrier Layer 등 다양한 재료가 여러 층으로 쌓여 만들어집니다. 이러한 얇은 층을 박막(Thin Film)이라고 하며, 증착 공정은 원하는 재료를 필요한 위치와 두께로 형성하는 역할을 합니다. 대표적인 증착 재료에는 실리콘 산화물과 질화물 같은 절연재료, 금속과 금속화합물 등의 도전·배리어 재료가 있습니다. 증착된 박막은 이후 포토리소그래피와 식각 등의 공정을 거치면서 트랜지스터와 콘택트, 배선 구조의 일부가 됩니다. 따라서 증착은 단순히 웨이퍼 표면에 물질을 코팅하는 과정이 아니라 막의 두께와 조성, 균일도, 계면 특성을 정밀하게 제어해야 하는 공정입니다. 반도체 구조가 미세하고 복잡해질수록 수 nm 수준 또는 그보다 얇은 박막을 정밀하게 제어하는 기술의 중요성도 커집니다.

PVD는 물리적인 방법으로 어떻게 박막을 만들까?

PVD(Physical Vapor Deposition)는 고체 상태의 원료 물질을 물리적인 방법으로 기화하거나 원자를 방출시킨 뒤 웨이퍼 표면에 이동시켜 박막을 만드는 방식입니다. 대표적인 방법으로 증발(Evaporation)과 스퍼터링(Sputtering)이 있습니다. 증발 방식은 증착할 재료를 가열하여 기화시킨 후 웨이퍼에 응축시키며, 스퍼터링은 플라즈마에서 생성된 이온을 Target에 충돌시켜 표면의 원자를 튀어나오게 한 뒤 웨이퍼에 증착합니다. 특히 스퍼터링은 금속과 다양한 화합물 박막을 형성하는 데 활용됩니다. PVD는 비교적 높은 순도의 박막을 형성할 수 있고 공정 제어가 용이한 장점이 있지만, 입자가 주로 특정 방향에서 웨이퍼로 이동하기 때문에 깊은 트렌치나 높은 종횡비(Aspect Ratio)를 가진 구조에서는 측벽과 바닥의 막 두께가 균일하지 않을 수 있습니다. 따라서 미세한 3차원 구조에서는 필요한 Step Coverage와 막의 특성에 따라 CVD나 ALD 등 다른 증착기술과 함께 사용됩니다.

CVD와 ALD는 어떤 원리로 박막을 형성할까?

CVD(Chemical Vapor Deposition)는 기체 상태의 전구체(Precursor)를 웨이퍼에 공급하고 표면에서 화학반응을 일으켜 고체 박막을 형성하는 방식입니다. 반응에 필요한 에너지를 제공하는 방법과 공정 압력 등에 따라 LPCVD, PECVD 등 여러 방식으로 구분됩니다. CVD는 웨이퍼 표면의 복잡한 구조에도 비교적 우수한 피복성을 확보할 수 있어 절연막과 다양한 반도체 박막 형성에 널리 사용됩니다. ALD(Atomic Layer Deposition)는 전구체를 동시에 반응시키기보다 서로 다른 반응물의 공급과 퍼지(Purge)를 순차적으로 반복하여 자기제한적(Self-Limiting) 표면반응으로 박막을 성장시키는 기술입니다. 한 사이클에서 형성되는 막의 양이 매우 작기 때문에 원자층 수준에 가까운 정밀한 두께 제어가 가능하며 복잡한 3차원 구조에서도 높은 Conformality를 얻는 데 유리합니다. 반면 일반적으로 증착 속도가 느릴 수 있다는 단점이 있습니다. 따라서 CVD와 ALD는 요구되는 막 두께, 생산성, 구조의 복잡성과 막 품질에 따라 선택적으로 활용됩니다.

박막의 두께와 균일도가 반도체 성능에 중요한 이유는 무엇일까?

반도체에서 박막은 단순한 보호층이 아니라 소자의 전기적 특성을 직접 결정하는 구성 요소가 될 수 있습니다. 절연막의 두께와 유전 특성이 달라지면 커패시턴스와 누설전류 등이 변할 수 있으며, 금속 배선막의 두께와 저항률은 배선 저항과 신호 전달 특성에 영향을 줍니다. 따라서 증착 공정에서는 막 두께(Thickness)뿐 아니라 웨이퍼 전체의 균일도(Uniformity), 조성, 밀도, 응력(Stress), 표면 거칠기와 계면 품질 등을 관리해야 합니다. 특히 FinFET이나 GAA와 같은 3차원 반도체 구조에서는 측벽과 좁은 공간에도 일정한 두께로 막을 형성하는 Step Coverage와 Conformality가 중요해집니다. 증착막이 너무 얇거나 일부 영역에서 끊기면 누설이나 단선이 발생할 수 있고, 지나치게 두껍거나 균일하지 않으면 후속 포토리소그래피와 식각에도 영향을 줄 수 있습니다. 결국 PVD·CVD·ALD는 서로 경쟁하는 하나의 기술이 아니라 각기 다른 장점을 활용해 반도체의 다양한 박막을 구현하는 핵심 증착 기술입니다.