금속배선 공정이란? 트랜지스터 연결 원리

2026년 9월 18일 읽는 시간 약 5분

금속배선 공정이란 반도체 칩 내부의 트랜지스터와 회로를 금속 배선으로 연결해 전기 신호와 전력을 전달하는 공정입니다. 금속층·비아·구리 배선의 구조와 다마신 공정 및 배선 저항이 중요한 이유를 알아봅니다.

금속배선 공정이란 무엇이며 왜 필요할까?

금속배선 공정(Metallization 또는 Interconnect Process)은 웨이퍼에 만들어진 수많은 트랜지스터를 전기적으로 연결하여 하나의 실제 회로로 완성하는 반도체 제조공정입니다. 트랜지스터를 아무리 작고 빠르게 만들어도 각각의 소자가 서로 연결되지 않으면 CPU, 메모리, 이미지센서와 같은 기능을 수행할 수 없습니다. 따라서 트랜지스터의 Source·Drain·Gate 등 필요한 단자를 접촉 구조를 통해 상부 배선망과 연결하고, 여러 층의 금속선을 이용해 신호와 전원, 접지를 칩 전체에 전달합니다. 현대 반도체의 배선은 한 층의 금속으로 모든 소자를 연결하는 단순한 구조가 아니라 절연막 사이에 여러 개의 금속층(Metal Layer)이 적층되는 복잡한 3차원 구조입니다. 아래쪽의 미세 배선은 주로 가까운 소자들을 연결하는 Local Interconnect 역할을 하고, 상부의 상대적으로 굵은 배선은 장거리 신호와 전원 분배 등에 활용됩니다. 이처럼 금속배선 공정은 개별 트랜지스터를 논리적으로 연결해 설계된 전자회로를 실제 칩으로 구현하는 핵심 단계입니다.

금속층과 비아는 어떻게 트랜지스터를 연결할까?

반도체의 다층 배선 구조에서는 수평 방향의 금속 배선과 수직 방향의 연결 구조가 함께 사용됩니다. 같은 층에 있는 회로는 Metal Line을 통해 연결하고, 서로 다른 금속층 사이에는 비아(Via)를 형성해 전기적으로 연결합니다. 트랜지스터와 첫 번째 배선층 사이에도 콘택트(Contact) 등의 연결 구조가 필요합니다. 배선 사이에는 전류가 원하지 않는 경로로 흐르지 않도록 층간절연막(Inter-Layer Dielectric)이 형성됩니다. 이렇게 금속과 절연막, Via가 반복적으로 적층되면서 수많은 트랜지스터를 원하는 회로 구조로 연결할 수 있습니다. 실제 칩에서는 모든 배선의 폭과 간격이 동일하지 않으며 용도에 따라 다르게 설계됩니다. 짧은 신호 연결에는 미세한 배선이 사용되고, 전원이나 클록처럼 많은 전류 또는 넓은 영역으로 신호를 전달해야 하는 배선은 더 두껍고 넓게 설계될 수 있습니다. 또한 배선 재료가 주변 절연막으로 확산하거나 계면 특성이 나빠지는 것을 방지하기 위해 Barrier와 Liner 등의 얇은 막을 추가하기도 합니다.

구리 배선과 다마신 공정은 어떤 원리일까?

과거 반도체 배선에는 알루미늄(Al)이 널리 사용되었지만 미세화가 진행되면서 낮은 벌크 저항률과 신뢰성 측면의 이점 때문에 구리(Cu)가 주요 배선 재료로 도입되었습니다. 그러나 구리는 일반적인 플라즈마 식각으로 미세패턴을 직접 형성하기 까다롭기 때문에 다마신(Damascene) 방식이 활용됩니다. 먼저 절연막에 포토리소그래피와 식각을 이용해 배선이 들어갈 트렌치와 Via 구조를 형성합니다. 이후 구리의 확산을 억제하기 위한 Barrier와 필요한 Seed Layer 등을 형성한 다음 구리를 채웁니다. 전해도금(Electroplating)은 이러한 구리 충전에 널리 사용되는 방법 중 하나입니다. 이때 구리는 홈 내부뿐 아니라 웨이퍼 표면에도 과도하게 형성되므로 CMP(Chemical Mechanical Planarization)를 이용해 표면의 불필요한 구리와 관련 층을 제거합니다. 그러면 트렌치와 Via 내부에 필요한 금속만 남아 배선이 완성됩니다. 트렌치와 Via를 함께 구성하는 방식은 Dual Damascene으로 구현할 수 있으며, 이를 여러 번 반복하면서 다층 금속배선 구조가 만들어집니다.

배선 저항과 RC Delay가 반도체 성능에 중요한 이유는 무엇일까?

반도체 미세화에서는 트랜지스터의 성능뿐 아니라 금속배선 자체가 칩의 속도와 소비전력을 제한하는 중요한 요소가 됩니다. 배선의 저항은 기본적으로 R = ρL/A 관계로 설명할 수 있어 길이가 길어지고 단면적이 작아질수록 증가하는 경향이 있습니다. 또한 인접한 배선과 절연막 사이에는 기생 커패시턴스(Parasitic Capacitance)가 형성됩니다. 저항 R과 커패시턴스 C의 영향이 결합되면 신호 전달이 지연되는 RC Delay가 발생하며, 배선이 더욱 미세하고 복잡해질수록 이러한 문제가 중요해집니다. 이를 줄이기 위해 낮은 유전율을 가진 Low-k 절연재료를 사용하거나 배선 구조와 재료를 최적화합니다. 최근 첨단 공정에서는 매우 좁은 배선에서 계면과 표면 산란 등의 영향이 커져 금속의 유효 저항이 증가할 수 있기 때문에 구리만이 항상 최적이라고 단정할 수 없습니다. 이에 따라 코발트(Co), 루테늄(Ru) 등 다양한 배선·접촉 재료도 특정 구조에서 연구되거나 활용됩니다. 결국 금속배선 공정은 단순히 트랜지스터 사이에 선을 연결하는 작업이 아니라 저항, 커패시턴스, 전력 전달과 신뢰성을 함께 최적화하는 핵심 반도체 기술입니다.