공핍층이란? PN 접합 전하 영역

공핍층이란 PN 접합 주변에서 이동 가능한 전자와 정공이 줄어든 영역입니다. 공핍층이 형성되는 과정과 내부 전기장·전위 장벽의 관계, 순방향·역방향 전압에 따라 폭이 달라지는 원리를 알아봅니다.

공핍층이란 무엇이며 어떻게 만들어질까?

공핍층(Depletion Region)은 P형 반도체와 N형 반도체가 만나는 PN 접합 주변에서 이동 가능한 전자와 정공이 크게 줄어든 영역을 말합니다. P형에는 정공(Hole)이 다수 캐리어로 존재하고 N형에는 전자(Electron)가 다수 캐리어로 존재합니다. 두 영역이 접합되면 캐리어 농도 차이 때문에 N형의 전자는 P형 방향으로, P형의 정공은 N형 방향으로 확산(Diffusion)하기 시작합니다. 접합부를 넘어온 전자와 정공은 서로 만나 재결합(Recombination)하면서 이동 가능한 캐리어의 수가 감소합니다. 이 과정이 계속되면 접합부 주변에는 자유롭게 움직일 수 있는 전자와 정공이 부족한 영역이 만들어지는데 이것이 공핍층입니다. 이름 때문에 모든 전하가 완전히 사라진 공간이라고 생각하기 쉽지만 정확히는 그렇지 않습니다. 공핍층에는 이동 가능한 다수 캐리어가 크게 감소하는 대신 결정 격자에 고정된 이온화 도너와 억셉터 전하가 남아 있습니다.

공핍층에는 왜 내부 전기장과 전위 장벽이 생길까?

N형 영역에서 전자가 P형 쪽으로 확산하면 접합부의 N형 측에는 전자를 내놓은 양전하의 이온화 도너(Donor)가 남습니다. 반대로 P형 측에서는 정공이 줄어들면서 음전하를 가진 이온화 억셉터(Acceptor)가 드러납니다. 이 고정된 양전하와 음전하를 공간전하(Space Charge)라고 하며 서로 마주 보는 전하 분포에 의해 공핍층 내부에 전기장(Electric Field)이 형성됩니다. 이 전기장은 처음 발생했던 다수 캐리어의 확산을 방해하는 방향으로 작용합니다. 전자는 N형에서 P형으로 계속 확산하려 하지만 내부 전기장은 반대 방향의 효과를 만들고, 정공 역시 마찬가지로 추가 확산이 제한됩니다. 그 결과 접합부에는 캐리어가 넘어가기 위해 극복해야 하는 전위 장벽(Potential Barrier)이 형성됩니다. 열평형 상태에서는 농도 차이에 의한 확산과 내부 전기장에 의한 드리프트가 균형을 이루기 때문에 외부 전압이 없는 상태에서 지속적인 순전류가 발생하지 않습니다.

순방향·역방향 전압에 따라 공핍층은 어떻게 변할까?

PN 접합에 외부 전압을 인가하면 공핍층의 폭과 전위 장벽이 달라집니다. P형에 상대적으로 높은 전위, N형에 낮은 전위를 인가하는 순방향 바이어스(Forward Bias)에서는 외부 전압이 내부 전위 장벽을 낮추는 방향으로 작용합니다. 이에 따라 공핍층이 좁아지고 전자와 정공이 접합부를 넘어 이동하기 쉬워져 다이오드의 순방향 전류가 증가합니다. 반대로 P형에 낮은 전위, N형에 높은 전위를 인가하는 역방향 바이어스(Reverse Bias)에서는 내부 전기장이 강화되면서 공핍층이 넓어집니다. 다수 캐리어가 접합을 통과하기 어려워지므로 정상적인 조건에서는 작은 역방향 누설전류만 흐릅니다. 역전압을 지나치게 높이면 전기장이 매우 강해져 Avalanche 또는 Zener Breakdown이 발생할 수 있습니다. 따라서 공핍층은 고정된 크기의 영역이 아니라 외부 전압과 접합 조건에 따라 폭이 변하면서 PN 접합의 전류 특성을 결정하는 능동적인 영역이라고 볼 수 있습니다.

도핑 농도는 공핍층의 폭과 반도체 특성에 어떤 영향을 줄까?

공핍층의 폭은 외부 전압뿐 아니라 P형과 N형 반도체의 도핑 농도에도 영향을 받습니다. 일반적으로 도핑 농도가 높은 영역에서는 같은 공간전하를 형성하는 데 필요한 거리가 상대적으로 짧기 때문에 공핍층이 좁게 형성되는 경향이 있습니다. 반대로 도핑 농도가 낮은 영역에서는 공핍층이 더 넓게 확장될 수 있습니다. P형과 N형의 도핑 농도가 크게 다르면 공핍층은 양쪽에 동일한 폭으로 형성되지 않고 상대적으로 도핑 농도가 낮은 쪽으로 더 많이 확장됩니다. 이러한 특성은 실제 반도체 소자 설계에서 중요합니다. 정류 다이오드의 역전압 특성, 제너 다이오드의 항복 특성, 포토다이오드의 광검출 영역, MOSFET의 PN 접합 구조 등에도 공핍층의 전기적 특성이 영향을 줍니다. 특히 고전압 전력반도체에서는 전기장을 적절하게 분산하고 높은 전압을 견디기 위해 낮은 농도로 도핑된 영역을 설계하기도 합니다. 결국 공핍층은 PN 접합을 이해하는 개념을 넘어 반도체 소자의 전압과 전류 특성을 결정하는 중요한 설계 요소입니다.